Tag - Wafer-Level-Packaging

Wafer-Level-Packaging beschreibt das gesamte Technologiespektrum für die Aufbau- und Verbindungstechnik, die eine Direktmontage des IC auf die Leiterplatte ermöglicht.

Im Unterschied zum reinen Wafer-Bumping sind hierzu zusätzliche Verdrahtungsebenen notwendig, die aber auch das Potenzial für eine höhere Integrationsdichte bieten wie die Integration von passiven oder aktiven Bauteilen z.B. direkt auf dem CMOS-Wafer.

Die Technologie kann aber nicht nur auf CMOS-Wafer angewendet werden, sondern ist auch auf Bauelemente anderer Technologien oder auch Sensoren anwendbar.