M. Jürgen Wolf schloss sein Studium der Elektrotechnik an der Technischen Universität Chemnitz mit dem Diplom ab, bevor er seine berufliche Laufbahn als Technologiebetreuer in der Mikroelektronikindustrie begann.
Seit 1994 war er am Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM Berlin tätig, wo er unter anderem als Gruppen- und Projektleiter im Bereich Wafer Level Packaging und System-in-Package (SiP) sowie als Assistent der Institutsleitung arbeitete.
Von 2011 bis 2022 leitete er das Fraunhofer IZM-ASSID - "All Silicon System Integration Dresden" mit seiner 300-mm-Prozesslinie für die 3D-Wafer-Level-Systemintegration sowie die Abteilung Wafer-Level-Systemintegration.
M. Juergen Wolf leitet eine Reihe von Forschungsprojekten auf nationaler, europäischer und internationaler Ebene. Er ist Mitglied von IEEE und SMTA und langjähriges Mitglied und europäischer Vertreter in mehreren internationalen Packaging-Roadmap-Gruppen, z. B. der Heterogeneous Integration Roadmap (HIR) und ihrer Vorgängerin TWG Assembly & Packaging der International Roadmap of Semiconductors (ITRS). Im Jahr 2016 wurde M. J. Wolf auch in den Beirat von 3D InCites gewählt.
Er ist Autor und Mitautor zahlreicher wissenschaftlicher Arbeiten und Berichte über mikroelektronisches Packaging und 3D-Integration und hält eine Reihe von Patenten.